JA EN
教科書 › 第I部 半導体の理論
CHAPTER 07

クロックと同期

★ 会員1分

回路の中では、信号は瞬時には伝わらない。ゲートを1つ通るたびにわずかな遅延が生じ、配線が長ければさらに遅れる。経路によって到達時刻がばらつくため、そのままでは「いつの値を読めばいいのか」が決まらない。

そこで一定周期のパルスを全体に配り、その立ち上がりの瞬間にだけ値を確定させる。これがクロックであり、3GHzといえば1秒間に30億回このパルスが来ることを意味する。

クロックの周期は、回路の中で最も時間のかかる経路(クリティカルパス)が終わるまで待てる長さでなければならない。1箇所でも遅い経路があると、チップ全体の動作周波数がそれに引きずられる。設計者がクリティカルパスの短縮に神経を使うのはこのためだ。

「クロックを上げれば速くなる」は正しいが、電力が周波数に比例して増えるうえ、発熱も増える。2000年代半ばに周波数競争が止まり、コア数を増やす方向に切り替わったのはこの壁のせい。

そしてクロックを配ること自体にもコストがかかる。数億個の素子すべてに同じタイミングで信号を届ける配線網(クロックツリー)は、チップ全体の消費電力のかなりの割合を占める。使っていない部分のクロックを止めるクロックゲーティングが標準的に使われるのは、この節約のためである。

§

この先は会員限定です

全26章と全ラボが読み放題。月額¥490、いつでも解約できます。

コメント

コメントにはログインが必要です