CMOS ── なぜ省電力なのか

教科書 › 第I部半導体の理論

CHAPTER 05

★ 会員2分

現代のデジタル回路はほぼすべてCMOS（相補型MOS）で作られている。Complementaryは「相補的」という意味で、nMOSとpMOSをペアで使うことを指す。

最も単純な例が、入力を反転させるインバータだ。入力が1のときは0を、0のときは1を出す。これを、上にpMOS、下にnMOSを積んで作る。

注目すべきは、どちらの状態でも、電源からグランドへ電流が流れる経路が存在しないことだ。必ず片方がOFFになっているので、道が塞がれている。

つまり静止しているあいだ、CMOS回路はほとんど電力を消費しない。電気を食うのは「切り替わる瞬間」だけ。

これがCMOSが業界標準になった理由である。切り替わる瞬間には、出力につながった配線やゲートの静電容量を充放電する必要があり、ここで電力を使う。動作していないときはほぼゼロ。だから消費電力は動作の頻度、つまりクロック周波数に比例することになる。

ただし現代では話が変わった

微細化が進んでゲートの絶縁膜が原子数個分の厚さになると、量子力学的なトンネル効果で電子が絶縁膜を「すり抜ける」ようになる。OFFのはずのトランジスタからも電流が漏れる。これがリーク電流で、現在のチップでは消費電力の無視できない割合を占める。「動かしていないのに熱い」の正体はこれである。

対策として、絶縁膜の材質をより誘電率の高いものに変える（high-k）、トランジスタを立体構造にしてゲートがチャネルを囲む面積を増やす（FinFET、さらにGAA＝ゲートオールアラウンド）といった手法が導入されてきた。近年の「◯nm世代」の中身は、主にこの構造の工夫である。