学生版 社会人版
JA EN

#hardware

54 記事

01 ·サプライチェーン·無料·10分で読めます 半導体サプライチェーン全体地図 — 砂からチップまで誰が何を握るか 1個のチップが世界を何周もして生まれるまでを、設計(EDA/IP)→製造装置→材料→ファウンドリ→OSATの順に1本で通す。なぜ各段階が数社の寡占になるのかを、チェーン可用性とHHIという2つの式で読み解く。 02 ·サプライチェーン·無料·10分で読めます 半導体サプライチェーン全体地図 — 砂からチップまで誰が何を握るか 1個のチップが世界を何周もして生まれるまでを、設計(EDA/IP)→製造装置→材料→ファウンドリ→OSATの順に1本で通す。なぜ各段階が数社の寡占になるのかを、チェーン可用性とHHIという2つの式で読み解く。 03 ·サプライチェーン·★ 会員·15分で読めます 半導体材料の上流 — ウェハ・フォトレジスト・特殊ガス 砂だったシリコンが「9が11個」の純度になり、1本の巨大な単結晶として引き上げられ、光で溶ける化学膜を塗られるまで。CZ法の偏析から化学増幅レジストの酸のにじみまでを前提知識ゼロで追い、なぜこの上流に日本企業が居座り続けているのかを構造から読み解く。 04 ·サプライチェーン·★ 会員·15分で読めます 半導体材料の上流 — ウェハ・フォトレジスト・特殊ガス 砂だったシリコンが「9が11個」の純度になり、1本の巨大な単結晶として引き上げられ、光で溶ける化学膜を塗られるまで。CZ法の偏析から化学増幅レジストの酸のにじみまでを前提知識ゼロで追い、なぜこの上流に日本企業が居座り続けているのかを構造から読み解く。 05 ·サプライチェーン·★ 会員·11分で読めます 製造装置メーカーの世界 — ASML・AMAT・TEL・Lamは何を作っているか チップ製造は「積む・写す・削る・洗う」の反復で、その1動作ずつに専用の機械と専門メーカーがいる。工程と装置の対応を整理したうえで、必要台数の式と開発費の式から「なぜ装置産業は数社に固まるのか」を導き、ASMLのEUV独占が単独ではなく部品メーカーの束として成立している構造まで解説する。 06 ·サプライチェーン·★ 会員·11分で読めます 製造装置メーカーの世界 — ASML・AMAT・TEL・Lamは何を作っているか チップ製造は「積む・写す・削る・洗う」の反復で、その1動作ずつに専用の機械と専門メーカーがいる。工程と装置の対応を整理したうえで、必要台数の式と開発費の式から「なぜ装置産業は数社に固まるのか」を導き、ASMLのEUV独占が単独ではなく部品メーカーの束として成立している構造まで解説する。 07 ·サプライチェーン·★ 会員·15分で読めます IPコアとファブレス — Armが1円も製造せず世界を握る仕組み 設計図だけを売る会社が、なぜチップ産業の中心に座れるのか。ライセンス料とロイヤリティの構造、自社開発との損益分岐出荷量、ソフトIP／ハードIP／アーキテクチャライセンスの粒度、そしてRISC-Vが「無料にしたもの」と「無料にしなかったもの」を式と実務の両面から追う。 08 ·サプライチェーン·★ 会員·15分で読めます IPコアとファブレス — Armが1円も製造せず世界を握る仕組み 設計図だけを売る会社が、なぜチップ産業の中心に座れるのか。ライセンス料とロイヤリティの構造、自社開発との損益分岐出荷量、ソフトIP／ハードIP／アーキテクチャライセンスの粒度、そしてRISC-Vが「無料にしたもの」と「無料にしなかったもの」を式と実務の両面から追う。 09 ·サプライチェーン·★ 会員·14分で読めます EDAツールを1から — チップは「ソフトウェアで書かれている」 最先端チップの数百億個のトランジスタは、誰も手で並べていない。設計者が書くのは図形ではなく文章（RTL）で、それを論理合成・配置配線・検証というソフトウェアが物理的な図形へコンパイルする。この流れと、SynopsysとCadenceがなぜ抜けられない存在になったのかを前提知識ゼロから解説する。 10 ·サプライチェーン·★ 会員·14分で読めます EDAツールを1から — チップは「ソフトウェアで書かれている」 最先端チップの数百億個のトランジスタは、誰も手で並べていない。設計者が書くのは図形ではなく文章（RTL）で、それを論理合成・配置配線・検証というソフトウェアが物理的な図形へコンパイルする。この流れと、SynopsysとCadenceがなぜ抜けられない存在になったのかを前提知識ゼロから解説する。 11 ·サプライチェーン·★ 会員·10分で読めます 半導体の地政学 — 輸出規制とサプライチェーン再編を技術から読む チョークポイントはなぜそこにできるのかを、物理・固定費・暗黙知の3条件から説明する。規制が数値のしきい値で書かれる技術的理由、二重化が効かなくなる共通原因の式、置き換えの速さを決める学習曲線までを一本で通す。 12 ·サプライチェーン·★ 会員·10分で読めます 半導体の地政学 — 輸出規制とサプライチェーン再編を技術から読む チョークポイントはなぜそこにできるのかを、物理・固定費・暗黙知の3条件から説明する。規制が数値のしきい値で書かれる技術的理由、二重化が効かなくなる共通原因の式、置き換えの速さを決める学習曲線までを一本で通す。 13 ·デバイス物理·★ 会員·13分で読めます NANDフラッシュの物理 — 電子を閉じ込めて記憶する 電源を切っても消えないのはなぜか。絶縁体の島に電子を閉じ込めてしきい値電圧をずらす、というたった1つの原理から、トンネル書き込み・多値化・3D積層・摩耗までを前提知識ゼロで積み上げ、SSDの仕様書とSMARTの数字が読めるところまで持っていきます。 14 ·デバイス物理·★ 会員·13分で読めます NANDフラッシュの物理 — 電子を閉じ込めて記憶する 電源を切っても消えないのはなぜか。絶縁体の島に電子を閉じ込めてしきい値電圧をずらす、というたった1つの原理から、トンネル書き込み・多値化・3D積層・摩耗までを前提知識ゼロで積み上げ、SSDの仕様書とSMARTの数字が読めるところまで持っていきます。 15 ·計算機アーキテクチャ·★ 会員·11分で読めます インターコネクト — NVLink・PCIe・光が決めるスケール GPUを増やしても速くならない理由は、たいてい配線の側にあります。HBMからNVLink、PCIe、ノード間ネットワークまでの帯域の階層を桁で押さえ、集合通信の時間を「段数×遅延＋バイト数÷帯域」に分解し、なぜall-to-allがきついのか、なぜ距離が光を要求するのかを前提知識ゼロから追います。 16 ·計算機アーキテクチャ·★ 会員·11分で読めます インターコネクト — NVLink・PCIe・光が決めるスケール GPUを増やしても速くならない理由は、たいてい配線の側にあります。HBMからNVLink、PCIe、ノード間ネットワークまでの帯域の階層を桁で押さえ、集合通信の時間を「段数×遅延＋バイト数÷帯域」に分解し、なぜall-to-allがきついのか、なぜ距離が光を要求するのかを前提知識ゼロから追います。 17 ·クラウドと運用·★ 会員·13分で読めます GPUクラウドの経済学 — 借りるか・買うか・予約するか 同じGPUには4つの値段が同時についている。オンデマンド・予約・スポット・自前を1本の式で比べ、損益分岐の稼働率、中断込みのスポット実効単価、コミットの消化率、そして請求書に隠れる項目までを掛け算と割り算だけで追う。 18 ·製造とパッケージ·★ 会員·13分で読めます 歩留まりと設計 — DFMという妥協の技術 シミュレーションで正しく動く回路が、量産では良品にならないことがある。欠陥密度モデルとクラスタ係数、描いてよい形を制限する設計ルール、壊れる前提の冗長化、そして同じダイを別製品に切り分けるビニングまで、「性能を差し出して良品率を買う」設計の技術を前提知識ゼロから解説する。 19 ·製造とパッケージ·★ 会員·13分で読めます 歩留まりと設計 — DFMという妥協の技術 シミュレーションで正しく動く回路が、量産では良品にならないことがある。欠陥密度モデルとクラスタ係数、描いてよい形を制限する設計ルール、壊れる前提の冗長化、そして同じダイを別製品に切り分けるビニングまで、「性能を差し出して良品率を買う」設計の技術を前提知識ゼロから解説する。 20 ·スケーリングと電力·★ 会員·13分で読めます 熱設計を1から — 3D積層の壁は熱 チップに入った電力はほぼ全部が熱になって出てくる。温度を決めるのは熱抵抗の直列スタックで、ダイを縦に積むと最も遠い層の温度上昇は層数の2乗で効く。熱流束とホットスポット、熱容量による時間遅れ、液冷が実際に潰している項までを、電力バジェットの続きとして1から追います。 21 ·スケーリングと電力·★ 会員·13分で読めます 熱設計を1から — 3D積層の壁は熱 チップに入った電力はほぼ全部が熱になって出てくる。温度を決めるのは熱抵抗の直列スタックで、ダイを縦に積むと最も遠い層の温度上昇は層数の2乗で効く。熱流束とホットスポット、熱容量による時間遅れ、液冷が実際に潰している項までを、電力バジェットの続きとして1から追います。 22 ·計算機アーキテクチャ·★ 会員·論文·12分で読めます シストリックアレイ — TPUの心臓部を1から In-Datacenter Performance Analysis of a Tensor Processing Unit 掛け算器を並べるだけでは速くならないのは、データを運ぶ手間が演算より重いからです。TPUの中心にある格子＝シストリックアレイが、行列積の三重ループを縦・横・時間にどう割り当てているのかを、2×2の手計算からサイクル単位のコード、バッチと次元の実務まで前提知識ゼロで解きほぐします。 23 ·計算機アーキテクチャ·★ 会員·論文·12分で読めます シストリックアレイ — TPUの心臓部を1から In-Datacenter Performance Analysis of a Tensor Processing Unit 掛け算器を並べるだけでは速くならないのは、データを運ぶ手間が演算より重いからです。TPUの中心にある格子＝シストリックアレイが、行列積の三重ループを縦・横・時間にどう割り当てているのかを、2×2の手計算からサイクル単位のコード、バッチと次元の実務まで前提知識ゼロで解きほぐします。 24 ·アクセラレータ·★ 会員·10分で読めます 推論チップ戦国時代 — Groq・Cerebras・LPUの設計思想 推論専用チップが乱立するのは、デコードが計算ではなく読み出しで律速されるからです。SRAM全載せ（Groq/LPU）とウェハスケール（Cerebras）という2つの答え、ソフト側の反撃、そしてベンチマーク数値を鵜呑みにせず市場を読むための式を、前提知識ゼロから解説します。 25 ·アクセラレータ·★ 会員·10分で読めます 推論チップ戦国時代 — Groq・Cerebras・LPUの設計思想 推論専用チップが乱立するのは、デコードが計算ではなく読み出しで律速されるからです。SRAM全載せ（Groq/LPU）とウェハスケール（Cerebras）という2つの答え、ソフト側の反撃、そしてベンチマーク数値を鵜呑みにせず市場を読むための式を、前提知識ゼロから解説します。 26 ·デバイス物理·★ 会員·12分で読めます FinFETからGAAへ — トランジスタ立体化の必然 平らだったトランジスタが、なぜヒレになり、板の重ね合わせになったのか。短チャネル効果・DIBL・自然長という3つの道具で、FinFETとGAA（ナノシート）が設計者の趣味ではなく物理に追い詰められた必然だったことを、前提知識ゼロから解きます。 27 ·デバイス物理·★ 会員·12分で読めます FinFETからGAAへ — トランジスタ立体化の必然 平らだったトランジスタが、なぜヒレになり、板の重ね合わせになったのか。短チャネル効果・DIBL・自然長という3つの道具で、FinFETとGAA（ナノシート）が設計者の趣味ではなく物理に追い詰められた必然だったことを、前提知識ゼロから解きます。 28 ·計算機アーキテクチャ·★ 会員·論文·12分で読めます CPUパイプラインと分岐予測 — 1クロックの中の工場 Spectre Attacks: Exploiting Speculative Execution 1命令が1クロックで終わるように見えるのは、工場のラインと同じ流れ作業だから。5段パイプラインの組み立てから、流れを止める3種のハザード、分岐予測と投機実行、そして投機の副産物が情報漏洩になったSpectreまでを、前提知識ゼロから追いかけます。 29 ·計算機アーキテクチャ·★ 会員·論文·12分で読めます CPUパイプラインと分岐予測 — 1クロックの中の工場 Spectre Attacks: Exploiting Speculative Execution 1命令が1クロックで終わるように見えるのは、工場のラインと同じ流れ作業だから。5段パイプラインの組み立てから、流れを止める3種のハザード、分岐予測と投機実行、そして投機の副産物が情報漏洩になったSpectreまでを、前提知識ゼロから追いかけます。 30 ·スケーリングと電力·★ 会員·12分で読めます チップレットの経済学 — 大きく作れないから分ける チップを分けるのは速くなるからではなく、分けないと売れる値段で作れないから。レチクル限界と歩留まりの指数、良品1個あたりの原価、分割が損に転じる折り返し点、プロセスの混載、そしてUCIeという「縫い目の規格」までを算数で追う。 31 ·スケーリングと電力·★ 会員·12分で読めます チップレットの経済学 — 大きく作れないから分ける チップを分けるのは速くなるからではなく、分けないと売れる値段で作れないから。レチクル限界と歩留まりの指数、良品1個あたりの原価、分割が損に転じる折り返し点、プロセスの混載、そしてUCIeという「縫い目の規格」までを算数で追う。 32 ·デバイス物理·無料·14分で読めます バンド理論を1から — なぜシリコンだったのか 電気を通す／通さないを分けているものは何か。原子が集まると準位が「帯」になる話からバンドギャップ・フェルミ分布・ドーピングまでを前提知識ゼロで組み立て、最後に「なぜ半導体はシリコンなのか」の実際の答え——材料の性能ではなく酸化膜——まで到達します。 33 ·デバイス物理·無料·14分で読めます バンド理論を1から — なぜシリコンだったのか 電気を通す／通さないを分けているものは何か。原子が集まると準位が「帯」になる話からバンドギャップ・フェルミ分布・ドーピングまでを前提知識ゼロで組み立て、最後に「なぜ半導体はシリコンなのか」の実際の答え——材料の性能ではなく酸化膜——まで到達します。 34 ·スケーリングと電力·無料·11分で読めます ムーアの法則の実際 — 何が終わり、何が続いているのか 「2年で2倍」は物理法則ではなく、業界が合わせに行った予定表だった。終わったのはDennardスケーリング、鈍ったのはコスト、続いているのは密度と立体化 — ムーアの法則をめぐる話を、対数のものさし・平面からGAAへの構造変遷・コストの計算まで前提知識ゼロでほどきます。 35 ·スケーリングと電力·無料·11分で読めます ムーアの法則の実際 — 何が終わり、何が続いているのか 「2年で2倍」は物理法則ではなく、業界が合わせに行った予定表だった。終わったのはDennardスケーリング、鈍ったのはコスト、続いているのは密度と立体化 — ムーアの法則をめぐる話を、対数のものさし・平面からGAAへの構造変遷・コストの計算まで前提知識ゼロでほどきます。 36 ·計算機アーキテクチャ·★ 会員·論文·12分で読めます GPUのメモリ階層 — HBM・SRAM・レジスタと「移動が支配する」現実 FlashAttention: Fast and Memory-Efficient Exact Attention with IO-Awareness GPUの速さを決めているのは演算器ではなく、レジスタ・共有メモリ・L2・HBMのどこにデータを置き、何回運ぶかです。階層の容量と帯域の桁、演算強度とタイル化、階層ごとに引くルーフライン、そして「FLOPsを増やしたのに速くなる」FlashAttentionまでを前提知識ゼロから追います。 37 ·計算機アーキテクチャ·★ 会員·論文·12分で読めます GPUのメモリ階層 — HBM・SRAM・レジスタと「移動が支配する」現実 FlashAttention: Fast and Memory-Efficient Exact Attention with IO-Awareness GPUの速さを決めているのは演算器ではなく、レジスタ・共有メモリ・L2・HBMのどこにデータを置き、何回運ぶかです。階層の容量と帯域の桁、演算強度とタイル化、階層ごとに引くルーフライン、そして「FLOPsを増やしたのに速くなる」FlashAttentionまでを前提知識ゼロから追います。 38 ·製造とパッケージ·★ 会員·12分で読めます EUVリソグラフィ — 13.5nmの光を作るという狂気 波長13.5nmの光は空気にもレンズにも吸収される。それでも半導体産業がこの光を選んだのはなぜか。スズプラズマ光源、レンズを1枚も使わない反射光学、そして「露光を4回重ねる」マルチパターニングとの損得勘定を、前提知識ゼロから解説する。 39 ·製造とパッケージ·★ 会員·12分で読めます EUVリソグラフィ — 13.5nmの光を作るという狂気 波長13.5nmの光は空気にもレンズにも吸収される。それでも半導体産業がこの光を選んだのはなぜか。スズプラズマ光源、レンズを1枚も使わない反射光学、そして「露光を4回重ねる」マルチパターニングとの損得勘定を、前提知識ゼロから解説する。 40 ·デバイス物理·★ 会員·12分で読めます 電力バジェットで読むチップ設計 — リークと発熱の物理 チップの設計は「何を置けるか」ではなく「同時に何を光らせられるか」で決まります。動的電力とリーク電力という2つの支出、温度でリークが膨らむ正帰還、ワットを温度に換算する熱抵抗、そして予算を空間・時間・仕事あたりで配る手口までを、電力バジェットという1枚の家計簿として読み解きます。 41 ·デバイス物理·★ 会員·12分で読めます 電力バジェットで読むチップ設計 — リークと発熱の物理 チップの設計は「何を置けるか」ではなく「同時に何を光らせられるか」で決まります。動的電力とリーク電力という2つの支出、温度でリークが膨らむ正帰還、ワットを温度に換算する熱抵抗、そして予算を空間・時間・仕事あたりで配る手口までを、電力バジェットという1枚の家計簿として読み解きます。 42 ·製造とパッケージ·★ 会員·11分で読めます 先端パッケージング — CoWoS・HBM積層がAIの律速になった AIアクセラレータの供給を決めていたのは、最先端ロジックのウェハではなく「チップを並べて1つにまとめる工程」だった。レチクル限界と歩留まりの指数、2.5Dインターポーザ、HBMの縦積みとTSV、ハイブリッドボンディング、そして熱と反りという請求書までを前提知識ゼロで追う。 43 ·製造とパッケージ·★ 会員·11分で読めます 先端パッケージング — CoWoS・HBM積層がAIの律速になった AIアクセラレータの供給を決めていたのは、最先端ロジックのウェハではなく「チップを並べて1つにまとめる工程」だった。レチクル限界と歩留まりの指数、2.5Dインターポーザ、HBMの縦積みとTSV、ハイブリッドボンディング、そして熱と反りという請求書までを前提知識ゼロで追う。 44 ·製造とパッケージ·★ 会員·11分で読めます チップはこう作られる — ウェハから歩留まりまで GPUもスマホの頭脳も、砂から始まる数百工程の「多層印刷」で作られる。露光・エッチング・イオン注入という基本動作から、EUVという力技、そして「大きいチップほど不良が増える」歩留まりの数学までを前提知識ゼロから解説。 45 ·製造とパッケージ·★ 会員·11分で読めます チップはこう作られる — ウェハから歩留まりまで GPUもスマホの頭脳も、砂から始まる数百工程の「多層印刷」で作られる。露光・エッチング・イオン注入という基本動作から、EUVという力技、そして「大きいチップほど不良が増える」歩留まりの数学までを前提知識ゼロから解説。 46 ·アクセラレータ·★ 会員·論文·10分で読めます AIアクセラレータの設計様式 — GPU/NPU/TPUは何が違うのか In-Datacenter Performance Analysis of a Tensor Processing Unit GPU・TPU・NPUは「汎用性をどこまで捨てて行列積に振るか」の答えが違う3つの流儀。シストリックアレイの仕組み、データフロー設計、量子化との共進化を、比喩→式→コードの順で前提知識ゼロから解説する。 47 ·アクセラレータ·★ 会員·論文·10分で読めます AIアクセラレータの設計様式 — GPU/NPU/TPUは何が違うのか In-Datacenter Performance Analysis of a Tensor Processing Unit GPU・TPU・NPUは「汎用性をどこまで捨てて行列積に振るか」の答えが違う3つの流儀。シストリックアレイの仕組み、データフロー設計、量子化との共進化を、比喩→式→コードの順で前提知識ゼロから解説する。 48 ·デバイス物理·無料·10分で読めます MOSFETを1から — 電圧で開く水門と、リーク電流という現実 CPUやGPUを埋め尽くすスイッチ・MOSFETを前提知識ゼロから。水門の比喩→しきい値電圧→サブスレッショルド漏れの式→なぜ微細化すると漏れるのかまで、電力問題の根っこを1本でつかむ。 49 ·デバイス物理·無料·10分で読めます MOSFETを1から — 電圧で開く水門と、リーク電流という現実 CPUやGPUを埋め尽くすスイッチ・MOSFETを前提知識ゼロから。水門の比喩→しきい値電圧→サブスレッショルド漏れの式→なぜ微細化すると漏れるのかまで、電力問題の根っこを1本でつかむ。 50 ·スケーリングと電力·★ 会員·12分で読めます 電力の物理 — なぜ電圧を下げると劇的に効くのか スイッチ1回に払うエネルギーを導出するところから始めて、動的電力の式で電圧だけが2乗で効く理由、Dennardスケーリングとその終焉、60 mV/decadeという熱力学の壁、ダークシリコン、そして専用回路と低精度演算へ向かった必然までを1本の線でつなぎます。最後に推論の電力コストを自分で計算します。 51 ·スケーリングと電力·★ 会員·12分で読めます 電力の物理 — なぜ電圧を下げると劇的に効くのか スイッチ1回に払うエネルギーを導出するところから始めて、動的電力の式で電圧だけが2乗で効く理由、Dennardスケーリングとその終焉、60 mV/decadeという熱力学の壁、ダークシリコン、そして専用回路と低精度演算へ向かった必然までを1本の線でつなぎます。最後に推論の電力コストを自分で計算します。 52 ·アクセラレータ·無料·11分で読めます 数の表し方 — FP32からFP8・INT4まで 符号・指数・仮数という3つの区画を1から見て、指数部が「範囲」を、仮数部が「精度」を決めることを押さえます。そこからbfloat16が生まれた理由、FP8にE4M3とE5M2の2種類がある理由、INT8/INT4の等間隔量子化で何が失われるのかへ。最後に、学習と推論でどの型を選び、精度劣化をどう検知するかまで。 53 ·計算機アーキテクチャ·★ 会員·11分で読めます メモリの壁を1から — なぜ演算より転送が高いのか 掛け算より、数を運ぶほうが高い。配線の充放電という物理から出発して、DRAMのレイテンシがなぜ縮まないのか、メモリ階層の桁、リトルの法則、マシンバランスとルーフラインまで。最後に、目の前のカーネルが計算律速か帯域律速かを自分で切り分けられるところまで持っていきます。 54 ·計算機アーキテクチャ·★ 会員·11分で読めます メモリの壁を1から — なぜ演算より転送が高いのか 掛け算より、数を運ぶほうが高い。配線の充放電という物理から出発して、DRAMのレイテンシがなぜ縮まないのか、メモリ階層の桁、リトルの法則、マシンバランスとルーフラインまで。最後に、目の前のカーネルが計算律速か帯域律速かを自分で切り分けられるところまで持っていきます。