2026-08-29·無料·10分で読めます

半導体サプライチェーン全体地図 — 砂からチップまで誰が何を握るか

1個のチップが世界を何周もして生まれるまでを、設計(EDA/IP)→製造装置→材料→ファウンドリ→OSATの順に1本で通す。なぜ各段階が数社の寡占になるのかを、チェーン可用性とHHIという2つの式で読み解く。

#semiconductor #supply-chain #foundry #eda #osat #hardware

1個のチップに、何十か国が握手している

手元のスマホやサーバのGPUに載っているチップは、どこか1つの工場で「作られた」ものではありません。設計ソフトはアメリカ、命令セットの設計図はイギリス、露光装置はオランダ、レジスト（感光材）は日本、ウェハは日本・台湾・ドイツ、製造は台湾、封止と検査は台湾・中国・東南アジア——1個の部品を完成させるのに、国境を何度もまたぎます。

不思議なのは、この長い連鎖のどの段階も、たいてい数社しかいないことです。自動車のネジなら世界中に代わりがありますが、半導体には「ここが止まったら世界中のチップが止まる」という結び目がいくつも存在します。

この記事では砂からチップまでを段階ごとに追いかけ、どこに寡占があり、なぜそこに寡占が生まれるのかを地図として描きます。製造工程の中身はチップはこう作られるにあるので、ここでは「誰が何を握っているか」に集中します。

全体の地図: 5つの段階

設計（EDA・IP）— 回路をソフトウェアで描き、既製の部品図面を買ってくる
製造装置 — 描いた図を物質に転写する機械を作る
材料（ウェハ・化学品・ガス）— 転写される側の素材を供給する
前工程（ファウンドリ／IDM）— ウェハ上にトランジスタと配線を作り込む
後工程（OSAT・テスト）— ダイを切り出し、パッケージに封じ、良品を選別する

矢印は一方向ではありません。ファウンドリの制約が設計ルールに跳ね返り、パッケージの都合が設計段階のフロアプランを縛る。上流1社の都合が下流の設計判断を決める双方向性が、この連鎖を単なる部品調達と違うものにしています。

段階1 設計: 見えないインフラとしてのEDAとIP

最先端チップの回路は数百億素子で、人間が図面を引ける規模ではありません。設計はEDAツールというソフトウェアの上で行われ、論理合成・配置配線・タイミング検証・物理検証（DRC/LVS）から製造前の最終検算まで、フロー全体が数社のツールに乗っています。この分野は事実上、Synopsys・Cadence・Siemens EDAの3社体制です。

もう一つの層がIPです。CPUコアやメモリコントローラ、高速I/Oを一から設計する会社はほとんどなく、既製の設計図（IPコア）をライセンスして組み合わせます。モバイル向けCPUの命令セットではArmが事実上の標準で、開放的な代替として登場したのがRISC-Vです。

面白いのは、工場も在庫もないこの層が寡占になることです。理由は、ツールがプロセスの認定（qualification）と深く結びついていて乗り換え費用が莫大なこと、そして検証済みIPの実績がそのままリスクの低さとして買われることの2つです。

段階2 製造装置: 1社しか作れない機械

図面を物質にするのが製造装置です。成膜・エッチング・洗浄・イオン注入・平坦化（CMP）・計測——各カテゴリに数社ずつという構図で、Applied Materials、Lam Research、東京エレクトロン、KLAといった名前が並びます。

連鎖全体で最も有名な結び目がEUV露光装置です。波長13.5nmの極端紫外線を扱う装置を量産できているのはASML1社だけで、代替は存在しません。1台に数十万点の部品が入り、その部品自体（光源、多層膜ミラー、精密ステージ）もまた専業メーカーの寡占品です。つまりASMLもまた、上流の寡占に依存しています。装置の原理と難しさはEUVリソグラフィにあります。

段階3 材料: 地味で、代えがきかない

材料は金額こそ装置より小さいのに、止まると同じだけ致命的です。

シリコンウェハ: 信越化学、SUMCO、GlobalWafers、Siltronicなど少数。300mmの高品位品はさらに供給元が限られます
フォトレジストと関連薬液: 日本勢の存在感が大きく、特にEUV用レジストは開発に長い年月がかかります
特殊ガス: エキシマレーザーに使うネオンは長らくウクライナ由来の比重が高く、2022年の情勢で価格が急騰しました
鉱物資源: 2023年に中国がガリウム・ゲルマニウムの輸出管理を導入したように、原料側は政策の道具にもなります

代えにくい本当の理由は、会社数より再認定です。レジストを1つ変えれば露光・エッチング・洗浄の条件が連動し、歩留まりが再現するまで数か月から年単位の検証が要る。この認定コストが実質的な参入障壁です。

直列の掛け算: 寡占はなぜ怖いのか

各段階 $i$ が「正常に供給できている確率」を $a_i$ とすると、チェーン全体が動く確率はこう書けます。

A = \prod_{i=1}^{n} a_i

(1)

$A$ が全体の可用性、 $\prod$ （プロダクト）は「全部を掛け合わせる」記号、 $n$ は段階の数です。読み下せば、「どこか1つでも止まれば全部止まるので、全体の確率は各段階の掛け算になる」。代替供給元がある段階は $a_i$ が1に近づき、単独供給の段階は $a_i$ がそのまま全体の天井になります。

掛け算は直感より厳しい結果を生みます。各段階が99%動くとして、5段なら全体は約95%、50段なら約61%。個々は優秀なのに、繋ぐと脆い。これはチップはこう作られるで見た「工程ごとの歩留まりの掛け算」と同じ形です。

FIG 1掛け算と指数が「桁」で効く様子。サプライチェーンではこれを逆回しに読む — 1段あたりの停止確率が小さくても、段数が増えると全体の可用性は指数的に削られる

では偏りの度合いはどう測るのか。産業組織論で使われるのがHHI（ハーフィンダール・ハーシュマン指数）で、市場シェア $s_i$ （0〜1）をそれぞれ2乗して足します。

\mathrm{HHI} = \sum_{i=1}^{n} s_i^2

(2)

$\sum$ は「全部足す」記号です。つまり「シェアを2乗してから足すことで、大きい会社の影響を強調して数える」。同規模が10社なら $10 \times 0.1^2 = 0.1$ 、1社独占なら $1^2 = 1$ と、偏るほど値が跳ね上がります。

def hhi(shares):                      # shares は合計1の市場シェア
    return sum(s * s for s in shares)

def chain_availability(a):            # 各段階の供給可用性
    out = 1.0
    for x in a:
        out *= x
    return out

print(hhi([0.6, 0.25, 0.15]))         # 寡占的な段階
print(chain_availability([0.99] * 50))

HHIはその段階がどれだけ偏っているか、チェーン可用性は偏った段階が何個直列に並ぶかを見ています。半導体が特殊なのは、HHIの高い段階が連鎖のあちこちに直列で並ぶことです。

段階4 ファウンドリ: 資本の壁がふるいにかける

設計と製造が分離した「ファブレス＋ファウンドリ」はいまや標準形で、NVIDIA、AMD、Qualcomm、Appleなどは自社工場を持たずTSMCなどに製造を委託します。設計から製造まで自社で行うIDM（Intel、Samsung、メモリ各社）も残っています。

先端ロジックはTSMCが圧倒的な位置を占め、Samsung FoundryとIntel Foundryが追う構図です。成熟ノード（車載やアナログで使う世代）にはUMC、GlobalFoundries、SMICなど選択肢がありますが、最先端になるほど選択肢が減るのがこの段階の性質です。

理由は資本と学習曲線です。最先端ファブの建設費は兆円単位、EUV装置は1台数百億円。しかも歩留まりを立ち上げるノウハウは、実際に量産した会社にしか貯まりません。稼働して初めてデータが取れ、データがある会社だけが次世代に進める。メモリも同じで、DRAMは実質3社（Samsung、SK hynix、Micron）、AI向けのHBMはさらに供給元が限られます。

段階5 後工程: 最後の関門が新しい急所になった

ウェハが完成しても製品にはなりません。切り出し（ダイシング）、パッケージへの実装、封止、良品選別のテスト——担うのがOSAT（外部委託の組立・テスト業者）で、ASE、Amkor、JCETなどが並び、地理的には台湾・中国・東南アジアに集中しています。

近年この段階の重要性が上がったのは、先端パッケージが性能を決めるようになったからです。複数のダイと積層メモリを1つに載せる2.5D/3D実装では、パッケージ自体が高性能な配線板になります。AIアクセラレータの供給がパッケージ工程の能力に律速された時期があったことは、ここがもはや「最後の仕上げ」ではないことを示しました（先端パッケージング）。

ここにも結び目があります。パッケージ基板のビルドアップ材（ABFフィルム）は供給元が極端に少なく、大型基板を作れるメーカーも限られる。テスト装置（ATE）もAdvantestとTeradyneのほぼ2社です。末端にも上流と同じ形の寡占がある。

なぜ、どこも寡占になるのか

段階ごとに事情は違うのに、結果は似ています。共通する力は4つです。

資本集約: 工場も装置も開発も投資額が桁違いで、参入が難しい
学習曲線: 量産した会社にしかデータが貯まらず、差が自己増殖する
すり合わせ: 装置・材料・プロセスが密結合で、単体では性能が出ない
認定コスト: 買い手が供給元を替えるのに数か月〜年の再検証が要る

いずれも技術的な必然で、政策で短期に解消できるものではありません。各国のチップ関連法や補助金、ファブ誘致、輸出管理は、この構造を前提にした位置取りです。

現場ではこう使う

調達・サプライチェーン担当は部品表（BOM）を「段階×供給元数」に展開し、単独供給（single source）に印を付けます。価格よりまず、 $a_i$ が1社に張り付いた箇所とその段階のリードタイムを見ます。半導体のリードタイムは数か月単位で、発注後の設計変更は効きません。
ハードウェア設計者は部品選定でこの地図を使います。「性能は最適だが供給元が1社」を選ぶと、その1社の都合が製品寿命を決める。代替品（second source）の有無を評価軸に入れ、フットプリント互換の代替を確保しておきます。
ファウンドリを使う設計チームは、PDK（プロセス設計キット）とEDAツールのバージョン組み合わせに縛られます。ツールを上げるとサインオフ結果が変わるため、テープアウト直前の更新は事故のもとです。
落とし穴は「在庫があるから大丈夫」です。上流ほど反応が遅く、材料や装置の逼迫は数四半期遅れて完成品に効きます。逆に需要が落ちると各段階が同時に発注を絞り、過剰在庫が膨らむ（ブルウィップ効果）。市況が振れやすい原因は長い直列構造そのものです。
よく問われるのは「この製品の本当の急所（single point of failure）はどこか」。BOMを段階に分解し、各段階のHHIとリードタイムを並べ、掛け算で効く場所を1つ指す——これが答えの筋道です。

まとめ

連鎖は設計(EDA/IP) → 装置 → 材料 → 前工程 → 後工程の直列で、各段階がたいてい数社
全体の可用性は掛け算 $A = \prod a_i$ 。単独供給の段階が全体の天井を決める
偏りの尺度はHHI。半導体は「HHIの高い段階が直列に並ぶ」珍しい構造をしている
寡占の源は資本集約・学習曲線・すり合わせ・認定コストで、いずれも短期には動かない

各段階の中身は、製造工程がチップはこう作られる、露光装置がEUVリソグラフィ、封止と実装が先端パッケージングにあります。地図を持ってから降りると、細部が「なぜそうなっているか」まで含めて読めるはずです。