FinFETからGAAへ — トランジスタ立体化の必然

平らだったトランジスタが、なぜヒレになり、板の重ね合わせになったのか。短チャネル効果・DIBL・自然長という3つの道具で、FinFETとGAA（ナノシート）が設計者の趣味ではなく物理に追い詰められた必然だったことを、前提知識ゼロから解きます。

平らなスイッチが、閉まらなくなった

トランジスタは電圧で開け閉めする水門です（この基本はMOSFETを1からにあります）。ゲートに電圧をかけると下にチャネル（電流の通り道）ができ、抜くと消える。1960年代から2010年ごろまで、この水門は平らでした。シリコン表面に薄い絶縁膜を敷き、その上にゲート電極を載せる。水路の上から板を1枚かぶせて押さえる構造です。

片側からしか押さえていませんが、水路が十分に長ければそれで足ります。困るのは縮めたときです。ゲート長を短くするほど、ゲート以外のものがチャネルに口を出しはじめる。相手ははっきりしていて、出口側のドレインにかかった高い電圧です。

これが短チャネル効果（short-channel effect）です。FinFETもGAA（ゲート・オール・アラウンド）も、この一点を解決するためだけに生まれた形だと言い切って構いません。立体化は美学ではなく、追い詰められた末の逃げ道でした。

比喩: かぶせる板から、握る手へ

ホースの水を止める場面を想像してください。平面型は上から板を押し当てている状態です。真下は潰れますが、横には形が残る。ホースが長ければ潰れた区間が十分な長さになるので止まりますが、短く切っていくと、潰れきらない脇の部分だけで出口までつながってしまいます。

対策は直感的です。板でかぶせるのをやめ、手で握る。三本の指で挟めば潰れ方は格段によくなり、全周を握ればほぼ完全に閉じます。

• 上から板 → 平面（プレーナ）MOSFET
• 三方から挟む → FinFET（チャネルをヒレのように立てる）
• 全周を囲む → GAA／ナノシート（チャネルを薄い板にする）

この3行が、2011年から現在に至る先端半導体の構造史そのものです。あとは「なぜ握る面を増やすと効くのか」を、設計で扱える数字に翻訳していきます。

短チャネル効果の中身 — ロールオフとDIBL

短チャネル効果は、実測では2つの顔で現れます。

しきい値電圧ロールオフは、同じプロセスで作ってもゲート長が短い個体ほど $V_{th}$ が低くなる現象です。設計上は同じ「閉じる電圧」のはずが、短いものほど早く開いてしまう。製造ばらつきでゲート長が数ナノ短い個体は、それだけで別のトランジスタとして振る舞います。

DIBL（Drain Induced Barrier Lowering、ドレイン誘起障壁低下）はもっと厄介で、同じトランジスタなのに、ドレイン電圧を上げるとしきい値が下がる。ゲートは何もしていないのに、出口側の電圧がチャネル入口のエネルギー障壁を横から引き下げるのです。門番が閉めているのに、門の向こう側から誰かが引っ張って隙間を作っている状態です。

DIBLは、しきい値を2つのドレイン電圧で測って差を取るだけで数値になります。

言い換えると——ドレイン電圧を1ボルト上げたとき、しきい値が何ミリボルト下がるか。単位はmV/Vで、小さいほどゲートが主導権を握れています。$V_{th,\mathrm{lin}}$ は低いドレイン電圧で測ったしきい値、$V_{th,\mathrm{sat}}$ は高いドレイン電圧で測ったものです。

なぜこれが致命傷になるのか。OFF時のリーク電流は $V_{th}$ に対して指数関数で効くからです。室温では1桁あたり60〜90ミリボルト。DIBLでしきい値が数十ミリボルト下がるだけで、待機電力は倍から桁で増える。短チャネル効果は「性能が少し落ちる」話ではなく、チップが待機中に発熱する話なのです。

「自然長」— どこまで短くできるかを決める物差し

綱引き、と言葉で言うだけでは設計できません。デバイス物理には、これを1つの長さに集約する道具があります。自然長（natural length、スケーリング長）$\lambda$ です。意味は「ドレインの電圧が、チャネルの中へどこまで染み込むか」。ゲート長が $\lambda$ より十分長ければ影響は入口まで届かずゲートが勝ち、$\lambda$ 程度まで短くするとチャネル全体がドレインの手に落ちます。